Кто читает:: Кафедра информационной безопасности киберфизических систем

Статус:: Курс обязательный

Когда читается:: 3-й курс, 1-3 модуль

Преподаватели

Мещеряков Ярослав Евгеньевич

Ромашихин Михаил Юрьевич

Полная версия программы учебной дисциплины

Аннотация

Учебная дисциплина «Цифровая схемотехника» входит в цикл общепрофессиональных дисциплин, изучаемых студентами технических специальностей, так как для киберфизических систем требуются специалисты в области цифровых методов и цифровых устройств, микропроцессорных систем и ЭВМ. Широкое применение цифровых устройств и микропроцессоров объясняется их большими функциональными возможностями простотой схем, небольшими размерами и малой потребляемой мощностью при высокой надежности. В результате изучения данной дисциплины у студентов должны сформироваться знания, умения и навыки, позволяющие проводить анализ физических процессов и расчет основных электрических характеристик электронных устройств как изучаемых в настоящей дисциплине, так и находящихся за ее рамками. В рамках направления подготовки «Информационная безопасность» изучение цифровой схемотехники и архитектуры ПК необходимо для понимания принципов функционирования технических и программно-аппаратных средств защиты информации. При обучении предусмотрен контроль знаний студентов в виде домашних / индивидуальных заданий, практических, лабораторных работ и экзамена.

Цель освоения дисциплины

Формирование базовой подготовки студентов в области цифровых устройств и микропроцессорных систем и развитии навыков использования цифровой техники при эксплуатации киберфизических систем.

Планируемые результаты обучения

- Особенности построения и работы функциональных схем счетных триггеров. Построение функциональных схем и принцип работы триггеров T-типа, D-типа. Построение универсального JK-триггера на основе RS-триггера с устранением состояния неопределенности.
- Построение суммирующего двоичного счетчика методом синтеза. Варианты графического изображения функциональных схем счетчиков (вертикальное и горизонтальное). Схемы делителя частоты импульсной последовательности на основе двоичных счетчиков (назначение, принцип построения и работа делителей с различными коэффициентами деления).
- Построение триггеров на основе логических элементов интегральной схемотехники методом синтеза. Основные понятия о статическом и динамическом управлении триггером. Принцип функционирования асинхронного RS-триггера (бистабильная ячейка памяти) на основе логических элементов И-НЕ и ИЛИ-НЕ в интегральной схемотехнике с прямыми инверсными входами.
- Иерархия (структура) запоминающих устройств (ОЗУ, ПЗУ, ППЗУ). Основные характеристики за-поминающих устройств: емкость, быстродействие, надежность и экономичность.
- Назначение, принцип построения и режимы работы оперативно-запоминающего устройства (ОЗУ) - запись, хранение и чтение информации в элементах памяти ОЗУ. Организация памяти в ОЗУ. Построение схем запоминающих элементов динамических и статических ОЗУ
- Общие сведения о регистрах. Назначение и типы регистров. Классификация регистров. Принцип построения и работы последовательных, параллельных, последовательно-параллельных и параллельно-последовательных регистров при вводе и выводе информации.
- Общие сведения о счетчиках. Назначение и типы счетчиков и пересчетных устройств. Классификация и параметры счетчиков. Принцип функционирования счетчиков. Максимальный (избыточный) и эффективный коэффициенты счета счетчика. Переполнение счетчика. Принципы построения и работы счетчиков на сложение и вычитание с последовательным, параллельным, сквозным и групповым переносом.
Арифметико-логическое устройство (АЛУ), универсальные АЛУ, специализированные АЛУ, АЛУ большой разрядности.
Динамические ОЗУ, схемотехника ОЗУ
Матричные, линейные и прямоугольные дешифраторы. Емкость шифраторов и дешифраторов. Форматы входного кода: двоичный и двоично-десятичный. Многоступенчатые дешифраторы. Условное графическое обозначение шифраторов и дешифраторов. Анализ схем шифраторов и дешифраторов в базисах ИЛИ, И-НЕ, ИЛИ-НЕ
Назначение преобразователей кодов. Принцип построения и работы преобразователя двоичного позиционного числа в специальные двоичные машинные коды и машинных кодов одного вида в другой, преобразователя двоично-десятичного кода в двоично-десятичный код другого вида, преобразователя кодов для цифровой кодировки.
Однокристальные микропроцессоры. Структурная схема и архитектурное построение однокристального микропроцессора. Состав, назначение и принципы взаимосвязи основных блоков в структурной схеме микропроцессора.
Организация памяти микропроцессоров. Машинные такты и циклы (временная диаграмма циклов). Информация состояния. Запуск микропроцессора. Состояния захвата, прерывания, останова.
Особенности функциональных схем триггеров: расширение информационных входов по И (ИЛИ), создание входов асинхронной установки (сброса) в нулевое (0) или единичное (1) состояние триггеров и их блокировка, создание дополни-тельных входов разрешения.
По окончанию курса студент будет иметь представление: математические основы и физические принципы функционирования современных электронных устройств, исторические аспекты и современные тенденции создания и развития цифровых устройств.
По окончанию курса студент будет иметь представление: Назначение шифраторов и дешифраторов. Назначение преобразователей кодов. Принцип построения и работы преобразователя двоичного позиционного числа в специальные двоичные машинные коды и машинных кодов одного вида в другой. Назначение мультиплексоров и демультиплексоров. Назначение и классификация комбинационных сумматоров.
По окончанию курса студент будет иметь представление: Общая характеристика и назначение цифровых запоминающих устройств. Классификация и параметры цифровых запоминающих устройств по физическим принципам работы, по технологии изготовления, способу изображения чисел, способу запоминания информации, по кратности считывания. Методы размещения информации (адресная и безадресная).
По окончанию курса студент будет иметь представление: Общие сведения о триггере как простейшем конечном цифровом автомате. Назначение триггеров и их применение в аппаратуре железнодорожной автоматики и телемеханики. Типы триггеров. Классификация триггеров по способу записи и управления информацией, организации логических связей. Методика определения состояния триггеров. Основные параметры
По окончанию курса студент будет иметь представление: Общие сведения о цифровых интегральных микросхемах (ЦИМС) и область их применения. Классификация серий ЦИМС по функциональному назначению, физическому принципу работы активных элементов (схемотехническое решение), электрическим и эксплуатационным параметрам, выполняемым функциям, классам (типам). Общая характеристика последовательных и комбинационных цифровых логических устройств на основе ЦИМС.
По окончанию курса студент будет иметь представление: Основные определения и понятия о микропроцессорах как примерах цифрового автомата. Назначение, классификация и типовая структура микропроцессора. Два подхода к построению процессоров: принципы схемной логики и программируемой логики. Способы организации управления вычислительным процессом. Классификация микропроцессорных средств.
По окончанию курса студент будет иметь представление: Форматы представления и передачи информации для цифровых устройств. Понятие бита, байта, машинного слова. Математический и машинный способы записи двоичных чисел. Формы представления чисел с фиксированной и плавающей запятой. Понятие о разрядной сетке. Представление положительных и отрицательных двоичных чисел в прямом, обратном, дополнительном и модифицированном кодах со знаковым и без знакового разряда
Глубокое понимание принципов работы микроархитектуры ЭВМ, понимание принципов работы основных функциональных элементов ЭВМ

Содержание учебной дисциплины

Математические основы цифровой электроники
Базовые логические элементы
Цифровые комбинационные устройства
Универсальные математические блоки, цифровые операционные устройства, цифровые управляющие устройства
Полупроводниковые запоминающие устройства
Последовательные цифровые устройства
Основные способы организации архитектуры ЭВМ.
Микроархитектура ЭВМ

Элементы контроля

Лабораторная работа
Активность на занятиях
Доклады на семинарах

Промежуточная аттестация

2024/2025 2nd module
Аттестация за второй модуль осуществляется посредством подсчета среднеарифметического значения за сданные лабораторные работы в течение модуля. Весовой коэффициент лабораторных работ составляет единицу. Промежуточная оценка за II модуль = СР_ЗНАЧ(Лабораторные работы) * 1 Очное проведение элементов контроля не запланировано.
2024/2025 3rd module
Оценка промежуточной аттестации рассчитывается исходя из среднего арифметического значения оценок за сданные лабораторные работы в течение всего учебного модуля. Лабораторные работы выполненные по прошествию отведенного учебного модуля не принимаются, за данные лабораторные работы выставляется оценка 0.

Список литературы

Авторы

Мещеряков Ярослав Евгеньевич

Бакалаврская программа «Информационная безопасность»

Контакты

Цифровая схемотехника и системная архитектура

Преподаватели

Программа дисциплины