V конференция FPGA разработчиков FPGA-Systems 2023.2

Сообщество FPGA разработчиков собирается два раз в год в Москве. В этот раз нам посчастливилось пригласить на площадку МИЭМ НИУ ВШЭ, а это значит еще больше студентов УЛ САПР смогут посетить конференцию.

К участию в конференции приглашаются российские и иностранные ученые, преподаватели ведущих ВУЗов, специалисты-практики, аспиранты и студенты.

Цель конференции состоит в организации открытого форума, посвященному обмену опытом и демонстрации практик проектирования современной электроники и сетевых технологий.

Задачи конференции — обсуждение новейших решений в области радиоэлектроники, электронного приборостроения и телекоммуникациях, проектирования на ПЛИС и разработки САПР ИС; обмен практическим опытом разработки встраиваемых систем; привлечение внимания к проблемам электронной отрасли; установление новых и укрепление состоявшихся связей среди участников конференции; формирование научных коллективов для эффективного ведения инновационных проектов; создание условий для гармоничного взаимодействия образования, науки и промышленности; обеспечение возможности обновления научных кадров за счет активного привлечения молодых ученых, аспирантов, инженерных кадров из электронной индустрии, магистрантов и студентов.

Запись конференции

" width="560">

Программа конференции

10:00 – 10:10

Приветственное слово

С. А. Аксенов
10:15 – 10:45

Разработка вычислителя для спутника типа CubeSat с иcпользованием SOM Kria K26I

Ксения Тихонова
10:50 – 11:20

Реализация PCS для Ethernet 1G

Алексей Гребенников
11:25 – 11:55

Применение фреймворка LiteX в прототипировании IP-блоков

Виктор Прутьянов
11:55 - 12:15

Перерыв
12:15 – 12:45

Автоматизированное управление FPGA стендами

Игорь Большевиков
12:45 – 13:20

Виртуальная ПЛИС: когда отладочной платы нет под рукой

Александр Американов
13:20 – 13:50

Перерыв
13:50 - 14:20

Мой путь новичка в мире плис и разработка соосной системы слежения на базе Zynq

Юрий Сальков
14:25 – 14:55

А что это у нас там зашито? Контроль версий в плисоводстве

Максим Сенченко
14:55 – 15:15

Перерыв
15:15 – 15:45

Open Source инструменты для разработки и синтеза ASIC, FPGA и не только

Артём Кашканов
15:50 – 16:20

Язык SystemRDL в проектировании ip-блоков

Матвей Высоцкий
16:20 – 16:35

Перерыв
16:35 – 17:05

Разработка нейронных сетей на FPGA

Александр Хлуденьков
17:10 – 17:40

Применение UVM для тестирования блоков ЦОС

Виталий Лотник
17:45 – 18:00

Итоги

Михаил Коробков