2024/2025

Архитектура вычислительных ядер современных микропроцессоров

Статус: Маго-лего

Кто читает: Департамент компьютерной инженерии

Когда читается: 1, 2 модуль

Охват аудитории: для своего кампуса

Преподаватели: Кожин Алексей Сергеевич

Язык: русский

Кредиты: 6

Контактные часы: 34

Программа дисциплины

Аннотация

Дисциплина относится к циклу специальных дисциплин и блоку дисциплин, обеспечивающих специальную подготовку магистров в области как создания, так и эксплуатации компьютерных сетей и средств телекоммуникаций. Дисциплина базируется на материале следующих ранее изученных дисциплин: «Системное программное обеспечение», «Базы данных», «Организация ЭВМ, комплексов и систем», «Моделирование», «Периферийные устройства», «Основы теории управления», «Теория автоматов», «Электроника», «Схемотехника», «Сети и телекоммуникации». Знания и навыки, полученные в результате изучения дисциплины, должны быть использованы при дальнейшем изучении дисциплин специализаций.

Цель освоения дисциплины

• освоение студентами базовых знаний в области архитектуры вычислительных ядер современных микропроцессоров и вычислительных комплексов на их основе, изучение особенностей организации, технологий проектирования и методов оптимизации.

Планируемые результаты обучения

• знать принципиальное устройство конвейера скалярных RISC микропроцессоров на примере процессоров с архитектурой MIPS и RISC-V, в том числе количество стадий, взаимные конфликты и оптимизации конвейера
• знать принципы работы суперскалярных out-of-order микропроцессоров в части оптимизации количества блокировок конвейера
• знать принципы работы VLIW микропроцессоров, в том числе статическое планирование исполнения команд и спекулятивное исполнение команд

Содержание учебной дисциплины

• Архитектура набора команд.
• Организация исполнения команд в скалярном процессоре.
• Вычислительная логика.
• Коллизии в конвейере скалярного процессора.
• Динамическое планирование.
• Переименование регистров и Reorder buffer.
• Динамическое предсказание переходов.
• Спекулятивное исполнение команд в OoO процессоре.
• Superscalar. Multithreading.
• VLIW и EPIC.
• EPIC. Статическое распределение вычислительных ресурсов.
• Векторные расширения набора команд.

Элементы контроля

• экзамен
• Самостоятельная работа

Промежуточная аттестация

• 2024/2025 2nd module
  0.5 * Самостоятельная работа + 0.5 * экзамен

Список литературы

Рекомендуемая основная литература

• Bindal, Ahmet. Fundamentals of computer architecture and design. Springer International Publishing, 2017.
• Gao, J., Zheng, F., Qi, F., Ding, Y., Li, H., Lu, H., He, W., Wei, H., Jin, L., Liu, X., Gong, D., Wang, F., Zheng, Y., Sun, H., Zhou, Z., Liu, Y., & You, H. (2021). Sunway supercomputer architecture towards exascale computing: analysis and practice. Science China Information Sciences ; Volume 64, Issue 4 ; ISSN 1674-733X 1869-1919. https://doi.org/10.1007/s11432-020-3104-7
• Harris, D. M., & Harris, S. L. (2012). Digital Design and Computer Architecture (Vol. 2nd ed). Amsterdam: Elsevier Ltd. Retrieved from http://search.ebscohost.com/login.aspx?direct=true&site=eds-live&db=edsebk&AN=472255
• Hennessy, J. L., Asanović, K., & Patterson, D. A. (2012). Computer Architecture : A Quantitative Approach (Vol. 5th ed). Waltham, MA: Morgan Kaufmann. Retrieved from http://search.ebscohost.com/login.aspx?direct=true&site=eds-live&db=edsebk&AN=407995

Рекомендуемая дополнительная литература

• Hennessy, J. L., & Patterson, D. A. (2003). Computer Architecture : A Quantitative Approach: Vol. 3rd ed. Morgan Kaufmann.

Авторы

• Кожин Алексей Сергеевич
• Романова Ирина Ивановна